(19) 日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開2002-43807 (P2002-43807A) (43)公開日 平成14年2月8日(2002.2.8)

(24) 2	-						
(51) Int. Cl. 7		識別記号	FI			テーマコート・	(参考)
H 0 1 P	1/208		H 0 1 P	1/208	Z	5E321	•
	5/08			5/08	Н	5J006	
H 0 5 K	9/00		H 0 5 K	9/00	R		

	審査請求 未請求 請求項の数6 ○ 1	· · · · · · · · · · · · · · · · · · ·	(全6頁)
(21) 出願番号	特願2000-231518 (P2000-231518)	(71) 出願人	
(22) 出願日	平成12年7月31日 (2000. 7.31)	(71) 出願人	シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号 000003089
			東光株式会社東京都大田区東雪谷2丁目1番17号
		(72) 発明者	上竹達哉
			大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
		(74) 代理人	100073737


最終頁に続く

(54) 【発明の名称】導波管型誘電体フィルタ

(57) 【要約】

【課題】 確実な入出力接続とシールドを可能にして、 フィルタ特性を改善する。

【解決手段】 誘電体プロック10の入出力電極を両面配 線基板20の導体パターンと接続し、その導体パターンか ら端子を引き出す。両面配線基板20には、アース用の導 体パターンも形成し、さらにシールド用のパターンを形 成した基板30上に搭載して、誘電体ブロック10と2枚の 基板20、30とを接合する。



弁理士 大田 優

20

2

【特許請求の範囲】

【請求項1】 両端の共振素子を入出力段とする複数の 共振素子を具えた直方体の誘電体プロックを配線基板に 搭載してなる導波管型誘電体フィルタにおいて、誘電体 プロックは、入出力段の同一表面に島状の導体膜による 入出力電極と、入出力電極が形成された表面に入出力電 極と絶縁分離されてその表面の残りのほぼ全面を覆う導 体膜と他の表面のほぼ全面を覆う導体膜からなるアース 電極を具え、その誘電体プロックは、誘電体プロックの 入出力電極に対向する位置に島状に形成された導体膜と 10 その導体膜に接続されたスルーホールの導体膜を介して 接続されて対向面の端面に引き出されるように形成され た導体膜からなる配線パターンと、配線パターンと絶縁 分離されて配線パターンの周囲に形成されたアースパタ ーンを具えた第1の基板に搭載され、第1の基板は、少な くとも第1の基板との接合面に対向する表面の全面にシ ールド用の導体パターンを具えた第2の基板に搭載され た、ことを特徴とする導波管型誘電体フィルタ。

【請求項2】 第1の基板の配線パターンと第2の基板に 形成した引き出し用導体パターンとを接続し、第2の基 板の引き出し用導体を端面に引き出して端子とする請求 項1記載の導波管型誘電体フィルタ。

【請求項3】 第1の基板のアースパターン間と第2の基板のシールド用導体パターン間が、それぞれ基板に形成された多数のスルーホールの導体膜で接続された請求項1記載の導波管型誘電体フィルタ。

【請求項4】 第1の基板の両面に配線パターンとアースパターンが形成され、配線パターン同士とアースパターン同士を接続する複数のスルーホールが基板内部の電磁界分布の対称性を保つように配置された請求項1記載 30の導波管型誘電体フィルタ。

【請求項5】 第1の基板の両面に配線パターンとアースパターンが形成され、アースパターン同士を接続する複数のスルーホールと、配線パターン同士を接続する配線パターンと同心円形のスルーホールが基板内部の電磁界分布の対称性を保つように配置された請求項1記載の導波管型誘電体フィルタ。

【請求項6】 基板の端面に引き出す配線パターンの入出力電極に対向する部分に接続する位置の幅が狭くし、 基板内部の電磁界分布の非対称性を少なくするように形 40 成された請求項1記載の導波管型誘電体フィルタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高周波帯域で使用する誘電体フィルタに係るもので、特に、その入出力構造に関するものである。

[0002]

【従来の技術】移動体通信技術等の進歩により、通信に利用される電波の周波数帯域も高域に広がっており、MHz帯からGHz帯が一般化しており、10GHzを超える周波数

も使われ始めている。これらの通信機器に使用されるフィルタも当然高周波化に対応する必要があり、導波管フィルタや誘電体フィルタが実用化されている。

【0003】これまで使用されている導波管フィルタや誘電体フィルタでは構造上の制約から小型化が難しく、10GHz以上の高周波領域において小型化が可能なフィルタの要求が高まっている。その1つとして、直方体の誘電体の表面にアース電極となる導体膜と入出力電極となる導体膜を形成し、複数の共振器を一体化した導波管型誘電体フィルタが提案されている。これらの、導波管型誘電体フィルタは、特開平11-195906号、特開平11-195907号等に開示されている。

【0004】上記の導波管型誘電体フィルタは、小型で30GHz程度までの周波数に利用できるとともに、従来の導波管フィルタ等に比較して簡単な構造であり、製造も容易で安価なフィルタが実現できる利点を持っている。 【0005】

【発明が解決しようとする課題】しかし、構造上、入出力電極が同一表面に端面から離れて共振素子の中央部に位置することから実装が難しいという問題がある。また、誘電体が露出する部分が存在するので、高周波化した場合にはこの部分から電磁界が漏れ易く、損失が非常に大きくなって実用化が難しくなる。また、実装時に単に周辺回路とのインピーダンス整合を行うだけでは全ての周波数で正常に動作するとは限らず、正常に動作させるためには、フィルタ素子の内部や端子部の周辺の電磁界分布を考慮した接続、実装方法が必要となり、小型化や表面実装化が難しくなる。

【0006】したがって、この導波管型誘電体フィルタを実用化するためには、実装の容易化、シールドの強化とともに、周辺回路との電磁界分布の整合が不可避の課題となる。本発明は、これらの課題を解決するものである。

[0007]

【課題を解決するための手段】本発明は、導波管型誘電体フィルタに配線基板とシールド基板を組み合わせることによって、上記の課題を解決するものである。

【0008】すなわち、両端の共振素子を入出力段とする複数の共振素子を具えた直方体の誘電体プロックを配線基板に搭載してなる導波管型誘電体フィルタにおいて、誘電体プロックは、入出力段の同一表面に島状の導体膜による入出力電極と、入出力電極が形成された表面に入出力電極と絶縁分離されてその表面の残りのほぼ全面を覆う導体膜と他の表面のほぼ全面を覆う導体膜からなるアース電極を具え、その誘電体プロックは、誘電体プロックの入出力電極に対向する位置に島状に形成された導体膜とその導体膜に接続されたスルーホールの導体膜を介して接続されて対向面の端面に引き出されるように形成された導体膜からなる配線パターンと、配線パターンと絶縁分離されて配線パターンの周囲に形成された

10

アースパターンを具えた第1の基板に搭載され、第1の基板は、少なくとも第1の基板との接合面に対向する表面の全面にシールド用の導体パターンを具えた第2の基板に搭載されたことに特徴を有するものである。

[0009]

1

【発明の実施の形態】本発明による導波管型誘電体フィルタは次の構成要素からなる。入出力電極とアース電極を具えた導波管型誘電体フィルタの本体である誘電体ブロック、入出力電極に接続される導体パターンとアース電極に接続されるアースパターンを具えた両面配線基板、誘電体ブロックの入出力電極側をシールドする導体膜を具えた配線基板、である。

[0010]

【実施例】以下、図面を参照して、本発明の実施例について説明する。

【0011】図1から図4は本発明の第1の実施例を示すもので、図1は組み立て後の斜視図、図2は誘電体プロックの底面図、図3は第1の基板の(A)平面図、

(B)底面図、図4は第2の基板の平面図である。

【0012】図1に示したように、誘電体ブロック10は 20 第1の基板20に搭載され、第1の基板20はさらに第2の基板30に搭載されている。これらは、表面に形成されている導体膜がはんだ付けされることによって接着され、所定の導体膜が導通されている。

【0013】誘電体ブロック10は直方体の細長いセラミック誘電体からなり、15.6×4.9mmで厚みが1.5mmであり、誘電率が21の材料を用いている。中に4個の共振子を構成するように、中間に側面から切りこみ14を形成して共振子間の結合を調整している。両端の共振子は4.0×4.9mmで中間の共振子は2.7×4.9mmとしてあり、切りこみ14は0.7mm幅で深さ1.5mmとしてある。

【0014】図2に示すように、誘電体ブロック10の両端の共振素子には入出力電極16が形成してあり、その周囲に誘電体12が露出した領域を形成し、その外側全面に導体膜によってアース電極18が形成されている。このように入出力電極16とアース電極18は絶縁分離されており、アース電極18は他の表面の全面にも形成される。この例では、入出力電極16の直径を2.4mmとし、アース電極18の内径を3.4mmとして0.5mmのギャップを持たせてある。

【0015】誘電体プロックを搭載する第1の基板20 は、図3に示すように両面配線基板となっている。誘電体プロックを搭載する面(A)には、入出力電極と対向する導体パターン26が形成されており、その周囲はギャップを置いてアース用の導体パターン28が形成されている。導体パターン26の直径は入出力電極と同じ2.4mmとしてあり、アース用の導体パターン28の内径は2.5mmとしてある。

【0016】導体パターン26は、スルーホール25の壁面 の導体膜によって裏面の導体パターン27と接続される。 導体パターン27には引き出し用の導体パターンが接続されており。基板の端面に向かって伸びている。なお、アース用の導体パターン29が表面と同様に形成されている。導体パターンの形状とサイズは、引き出し用の導体パターンが存在する部分を除いて同じである。

【0017】第2の基板30は、第1の基板の導体パターン27と対向する部分には導体膜が形成されずその他の部分が導体パターン38で覆われている。なお、この例では導体パターン27の引き出し部に対向する位置に導体パターン37を形成し、搭載時に導体パターン27が導体パターン37に接続されるようにしてある。なお、図示しないが、第2の基板30の裏面にも全面に導体パターンが形成してあり、シールドのために用いられる。

【0018】図には示さないが、第1の基板20と第2の基板30には、アース電極が形成される部分に多数の小径のスルーホールを形成しておき、このスルーホールの壁面にも導体膜を形成して、表裏面の導体膜を導通させておくとよい。

【0019】このように、第1の基板が入出力の配線基) 板の機能を果たし、第1の基板と第2の基板とでシールド の機能を果たす。このような、機能を有する基板であれ ば、本発明に使用する基板は他の形状、構造を採用して もよい。

【0020】図8は、上記の実施例によるフィルタの特性図を示すもので、12GHz帯で広帯域の通過帯域を有し、しかもその帯域で20dB程度のリターンロスを呈している。従来の構造では、損失が大きすぎて実用に耐えないものであったが、本発明によれば良好なフィルタ特性が得られることを示している。

30 【0021】図3に示した第1の基板の構造を変えた、本発明の他の実施例について説明する。図5は第1の基板の他の構造を示す(A)は平面図、(B)は底面図である。図示しないが、図1に示した例と同様に、誘電体プロックは第1の基板40に搭載され、第1の基板40はさらに第2の基板に搭載されることになる。それらの表面に形成されている導体膜がはんだ付けされることによって接着され、所定の導体膜同士が導通されている。

【0022】誘電体ブロックを搭載する第1の基板40 は、図5に示したように両面配線基板となっている。誘 40 電体ブロックを搭載する面(A)には、入出力電極と対 向する導体パターン46が形成されており、その周囲はギャップを置いてアース用の導体パターン48が形成されて いる。

【0023】導体パターン46はスルーホール45の壁面の 導体膜によって裏面の導体パターン47と接続される。導 体パターン47には引き出し用の導体パターン43が接続されており、基板の端面に向かって伸びている。なお、ア ース用の導体パターン148が表面と同様に形成されている。

50 【0024】アース用の導体パターン48の中に設けたス

10

20

1.

6

ルーホール41を導体パターン47の周囲に配置し、かつ導 体パターン47にも同様にスルーホール45を複数個設け る。これによって、基板40内部の電磁界分布が、同軸伝 送線路内部のように、軸対称形に近くなる。このため、 基板40の上面に接続される誘電体ブロック10の入出力電 極16周辺部における電磁界分布の連続性が高くなり、そ の作用によって不要な伝播モードの励振が抑圧される。 また、複数個のスルーホール45を並列に接続することに より、スルーホール45に起因する寄生インダクタンスが 減少する。その結果、フィルタの通過域での挿入損失、 平坦度、反射損および阻止帯域での減衰量で代表される フィルタの周波数特性を改善できる。基板40の中央付近 のアース用導体パターン48に設けたスルーホール49によ って入出力端子間の不要な結合を抑圧でき、誘電体ブロ ックが本来有している阻止域での減衰特性を損ねること を防ぐことができる。

【0025】図6は1の基板の他の構造を示す(A)は 平面図、(B) は底面図である。図示しないが、図1に 示した例と同様に、誘電体プロックは第1の基板50に搭 載され、第1の基板50はさらに第2の基板に搭載される ことになる。それらの表面に形成されている導体膜がは んだ付けされることによって接着され、所定の導体膜同 士が導通されている。

【0026】誘電体プロックを搭載する第1の基板50 は、図6示したように両面配線基板となっている。誘電 体ブロックを搭載する面(A)には、入出力電極と対向 する導体パターン56が形成されており、その周囲はギャ ップを置いてアース用の導体パターン58が成されてい

【0027】導体パターン56はスルーホール55の壁面の 導体膜によって裏面の導体パターン57と接続される。導 体パターン57には引き出し用の導体パターン53が接続さ れており、基板の端面に向かって伸びている。なお、ア ース用の導体パターン158が表面と同様に形成されてい る。

【0028】アース用の導体パターン58の中に設けたス ルーホール51を導体パターン57の周囲に配置し、かつ導 体パターン57の中心にスルーホール55を設ける。このス ルーホール55の直径は導体パターン57と同程度か5%程 度小さいものとする。これによって、基板50内部の電磁 40 界分布が、同軸伝送線路内部のように、軸対称形に近く なる。このため、基板50の上面に接続される誘電体プロ ック10の入出力電極16周辺部における電磁界分布の連続 性が高くなり、その作用によって不要な伝播モードの励 振が抑圧される。また、極端に直径の大きいスルーホー ル55を接続することにより、スルーホール55に起因する 寄生インダクタンス減少させる。その結果、フィルタの 通過域での挿入損失、平坦度、反射損および阻止帯域で の減衰量で代表されるフィルタの周波数特性を改善でき る。基板50の中央付近のアース用導体パターン58に設け 50

たスルーホール59によって入出力端子間の不要な結合を 抑圧でき、誘電体ブロックが本来有している阻止域での 減衰特性を損ねることを防ぐことができる。

【0029】引き出し用の導体パターンの接続部を変え た例を図7に示す。図7の(a)はテーパ状に、(b) はステップ状に形状を変化させたものである。上記のよ うに、誘電体プロックの入出力電極の周辺部において電 磁界分布の対称性を保つことで、誘電体ブロックが本来 有するフィルタ特性を損なわずに接続できる。この作用 を実現する方法の一つとして、引き出し用の導体パター ンの幅を接続部付近で狭くし、対称性の乱れを最小限に 抑えるものである。

【0030】図7(A)では、引き出し用の導体パター ン63と導体パターン67とをテーパ状のパターン62により 接続している。導体パターン67との接続部の幅を最小限 にすることで、導体パターン67の周辺に生じる電磁界分 布の対称性を保つ効果がある。 図7 (B) では、引き 出し用の導体パターン73と導体パターン77とをステップ 状のパターン72により接続している。導体パターン77と の接続部の幅を最小限にすることで、導体パターン77の 周辺に生じる電磁界分布の対称性を保つ効果がある。な お、これらの例では、導体パターンやアースパターンに 形成するスルーホールは省略してある。

[0031]

【発明の効果】本発明によれば、2枚の配線基板を用い ることによって、入出力の結合が確実に得られ、しか も、シールドの効果も確実に得ることができるので、フ ィルタ特性を大幅に向上させることができる。また、薄 い基板を付加するのみで実現できるので、小型、薄型の 利点を損なうこともない。

【図面の簡単な説明】

【図1】 本発明の実施例を示す斜視図

【図2】 誘電体ブロックの底面図

【図3】 第1の基板の(A)は平面図、(B)は底面 図

【図4】 第2の基板の平面図

【図5】 他の実施例の第1の基板の(A)は平面図、

(B) は底面図

【図6】 他の実施例の第1の基板の(A)は平面図、

(B) は底面図

【図7】 他の実施例の第1の基板の平面図

本発明による導波管型誘電体フィルタの特性 【図8】 の説明図

【符号の説明】

10:誘電体プロック

20、40、50、60、70:第1の(配線) 基板

30:第2の(配線) 基板

16:入出力電極

26、27、45、46、56、57、67、77: (ホット側) 導体パタ ーン

28、29、38、48、148、58、158、68、78: (アース側) 37、43、53、63、73: (配線用) 導体パターン 導体パターン

【図1】


X.F.


【図2】


【図3】

(5)

【図4】









【図5】


【図6】






【図7】

【図8】





フロントページの続き

(72) 発明者 北山 隆満

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 佐野 和久

埼玉県比企郡玉川村大字玉川字日野原828

番地 東光株式会社玉川工場内

(72) 発明者 宮下 明司

埼玉県比企郡玉川村大字玉川字日野原828

番地 東光株式会社玉川工場内

(72) 発明者 城田 健一

埼玉県比企郡玉川村大字玉川字日野原828

番地 東光株式会社玉川工場内

Fターム(参考) 5E321 AA14 AA17 BB23 GG01 GG05 5J006 JA01 LA21 NA08 ND01 NE14

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-043807

(43)Date of publication of application: 08.02.2002

(51)Int.CI.

H01P 1/208

H01P 5/08

H05K 9/00

(21)Application number: 2000-231518

(71)Applicant:

SHARP CORP

TOKO INC

(22)Date of filing:

31.07.2000

(72)Inventor:

UETAKE TATSUYA

KITAYAMA TAKAMITSU SANO KAZUHISA


MIYASHITA AKIJI SHIROTA KENICHI

(54) WAVEGUIDE-TYPE DIELECTRIC FILTER

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a waveguide-type dielectric filter which makes sur input/output connection and shielding, so as to improve the filter

SOLUTION: The input/output electrodes of a dielectric block 10 are connected to a conductor pattern provided on a double-sided wiring board 20, and terminals and led out from the conductor pattern. A grounding conductor pattern is also formed on the double-sided wiring board 20; moreover the double-sided wiring board 20 is mounted on a board 30 on which a shielding pattern has been formed; and then the dielectric block 10 and boards 20 and 30 are jointed together.



LEGAL STATUS

[Date of request for examination]

[Dat of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of app al against xaminer's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Dat of extinction of right]

Copyright (C); 1998,2003 Japan Patent Offic

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-043807

(43) Date of publication of application: 08.02.2002

(51)Int.CI.

H01P 1/208

H01P 5/08

H05K 9/00

(21)Application number : 2000-231518

(71)Applicant : SHARP CORP

TOKO INC

(22)Date of filing:

31.07.2000

(72)Inventor: UETAKE TATSUYA

KITAYAMA TAKAMITSU

SANO KAZUHISA MIYASHITA AKIJI


SHIROTA KENICHI

(54) WAVEGUIDE-TYPE DIELECTRIC FILTER

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a waveguide-type dielectric filter which makes sure input/ output connection and shielding, so as to improve the filter characteristic.

SOLUTION: The input/output electrodes of a dielectric block 10 are connected to a conductor pattern provided on a double-sided wiring board 20, and terminals and led out from the conductor pattern. A grounding conductor pattern is also formed on the double-sided wiring board 20; moreover the double- sided wiring board 20 is mounted on a board 30 on which a shielding pattern has been formed; and then the dielectric block 10 and boards 20 and 30 are jointed together.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Dat of registration]

[Number of appeal against examiner's decision of

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] In a waveguide mold dielectric filter which comes to carry a dielectric block of a rectangular parallelepiped equipped with two or more resonant elements which use a resonant element of both ends as an I/O stage in a wiring substrate a dielectric block It has a ground electrode which consists of a film. the same surface of an I/O stage -- an island-like conductor -- insulating separation is carried out with an I/O electrode on the surface in which an I/O electrode by film and an I/O electrode were formed -- having -- the remainder of the surface -- almost -- the whole surface -- a wrap -- a conductor -- a film and other surfaces -- almost -- the whole surface -- a wrap -- a conductor -- a conductor formed in a location where the dielectric block counters an I/O electrode of a dielectric block in the shape of an island -- a film and its conductor -- a conductor of a through hole connected to a film -- a conductor formed so that it might connect through a film and might be pulled out by end face of an opposed face -- with a circuit pattern which consists of a film It is carried in the 1st substrate equipped with a ground pattern which insulating separation was carried out with a circuit pattern, and was formed in the perimeter of a circuit pattern. The 1st substrate A waveguide mold dielectric filter characterized by what was carried in the 2nd substrate which equipped with a conductor pattern for a shield the whole surface of the surface which counters a plane of composition with the 1st substrate at least.

[Claim 2] it formed in the 1st circuit pattern of a substrate and 2nd substrate -- pulling out -- business -- a conductor pattern -- connecting -- an object for the drawers of the 2nd substrate -- a waveguide mold dielectric filter according to

[Claim 3] a conductor of many through holes where between conductor patterns for a shield of the 2nd substrate was formed in a substrate between ground patterns of the 1st substrate, respectively -- a waveguide mold dielectric filter according to claim 1 connected by film.

claim 1 which pulls out a conductor to an end face and is used as a terminal.

[Claim 4] A waveguide mold dielectric filter according to claim 1 arranged so that two or more through holes which a circuit pattern and a ground pattern are formed in both sides of the 1st substrate, and connect circuit patterns and ground patterns may maintain the symmetric property of electromagnetic-field distribution inside a substrate.

[Claim 5] A waveguide mold dielectric filter according to claim 1 arranged so that two or more through holes which a circuit pattern and a ground pattern are formed in both sides of the 1st substrate, and connect ground patterns, and a through hole of a circuit pattern which connects circuit patterns, and a concentric circle form may maintain the symmetric property of electromagnetic-field distribution inside a substrate.

[Claim 6] A waveguide mold dielectric filter according to claim 1 formed so that width of face of a location linked to a portion which counters an I/O electrode of a circuit pattern pulled out to an end face of a substrate might narrow and might lessen the asymmetry of electromagnetic-field distribution inside a substrate.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsibl for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] This invention relates to the dielectric filter used in a high frequency band, and relates to the input-output structure especially.

[Description of the Prior Art] By the advance of mobile communication technology etc., the frequency band of the electric wave used for a communication link also spreads out in the high region, the GHz band has become common from the MHz band, and the frequency exceeding 10GHz is also beginning to be used. Naturally the filter used for such communication equipment also needs to correspond to RF-ization, and the waveguide filter and the dielectric filter are put in practical use.

[0003] With the waveguide filter and dielectric filter which are used until now, from the constraint on structure, a miniaturization is difficult and the demand of the filter which can be miniaturized is increasing in the RF field 10GHz or more. the conductor which serves as a ground electrode on the surface of the dielectric of a rectangular parallelepiped as one -- the conductor used as a film and an I/O electrode -- a film is formed and the waveguide mold dielectric filter which unified two or more resonators is proposed. These waveguide mold dielectric filters are indicated by JP,11-195906,A, JP,11-195907,A, etc.

[0004] While the above-mentioned waveguide mold dielectric filter is small and being able to use for the frequency to about 30GHz, as compared with the conventional waveguide filter etc., it is easy structure, and manufacture also has the advantage which can realize an easy and cheap filter.

[0005]

[Problem(s) to be Solved by the Invention] However, since an I/O electrode separates from an end face on the same surface and it is located in the center section of the resonant element, there is a problem that mounting is difficult on structure. Moreover, since the portion which a dielectric exposes exists, when it RF-izes, electromagnetic field tend to leak from this portion, loss becomes very large, and utilization becomes difficult. Moreover, only by performing impedance matching with a circumference circuit at the time of mounting, in order not to restrict operating normally but to make it operate normally on all frequency, the connection and the mounting method of having taken into consideration surrounding electromagnetic-field distribution of the interior of a filter element or a terminal area are needed, and a miniaturization and surface mount-ization become difficult.

[0006] Therefore, in order to put this waveguide mold dielectric filter in practical use, adjustment of electromagnetic-field distribution with a circumference circuit serves as an unescapable technical problem with strengthening of easy-izing of mounting, and a shield. This invention solves these technical problems.

[0007]

[Means for Solving the Problem] This invention solves the above-mentioned technical problem by combining a wiring substrate and a shield substrate with a waveguide mold dielectric filter.

[0008] In a waveguide mold dielectric filter which comes to carry a dielectric block of a rectangular parallelepiped equipped with two or more resonant elements which use a resonant element of both ends as an I/O stage in a wiring substrate namely, a dielectric block It has a ground electrode which consists of a film. the same surface of an I/O stage - an island-like conductor -- insulating separation is carried out with an I/O electrode on the surface in which an I/O electrode by film and an I/O electrode were formed -- having -- the remainder of the surface -- almost -- the whole surface -- a wrap -- a conductor -- a film and other surfaces -- almost -- the whole surface -- a wrap -- a conductor -- a conductor formed in a location where the dielectric block counters an I/O electrode of a dielectric block in the shape of an island -- a film and its conductor -- a conductor of a through hole connected to a film -- a conductor formed so that it

might connect through a film and might be pulled out by end face of an opposed face -- with a circuit pattern which consists of a film It is carried in the 1st substrate equipped with a ground pattern which insulating separation was carried out with a circuit pattern, and was formed in the perimeter of a circuit pattern. The 1st substrate It has the feature to have been carried in the 2nd substrate which equipped with a conductor pattern for a shield the whole surface of the surface which counters a plane of composition with the 1st substrate at least.

[0009]

[Embodiment of the Invention] The waveguide mold dielectric filter by this invention consists of the following component. the conductor which shields the equipped with ground pattern connected to dielectric block [which is the main part of the waveguide mold dielectric filter equipped with the I/O electrode and the ground electrode], conductor pattern [which is connected to an I/O electrode], and ground electrode double-sided wiring substrate, and I/O electrode side of a dielectric block -- the wiring substrate equipped with the film -- it comes out.

[Example] Hereafter, the example of this invention is explained with reference to a drawing.

[0011] <u>Drawing 4</u> shows the 1st example of this invention from <u>drawing 1</u>, and, for <u>drawing 1</u>, the perspective diagram after an assembly and drawing 2 are [the (A) plan of the 1st substrate, the (B) bottom plan view and drawing 4 of the bottom plan view of a dielectric block and <u>drawing 3</u>] the plans of the 2nd substrate.

[0012] As shown in <u>drawing 1</u>, the dielectric block 10 is carried in the 1st substrate 20, and the 1st substrate 20 is further carried in the 2nd substrate 30. the conductor with which these are formed in the surface -- it pastes up by soldering a film -- having -- a predetermined conductor -- the film has flowed.

[0013] The dielectric block 10 consists of a long and slender ceramic dielectric of a rectangular parallelepiped, thickness is 1.5mm in 15.6x4.9mm, and the dielectric constant uses the material of 21. It cuts deeply from the side in the middle, 14 is formed, and association between resonators is adjusted so that four resonators may be constituted in inside. The resonator of the middle [resonator / of both ends] in 4.0x4.9mm is set to 2.7x4.9mm, and the cut 14 is made into a depth of 1.5mm by 0.7mm width of face.

[0014] the field which has formed the I/O electrode 16 in the resonant element of the both ends of the dielectric block 10, and the dielectric 12 exposed to the perimeter as shown in <u>drawing 2</u> -- forming -- the whole outside surface -- a conductor -- the ground electrode 18 is formed with the film. Thus, insulating separation of the I/O electrode 16 and the ground electrode 18 is carried out, and the ground electrode 18 is formed also all over other surfaces. The gap of 0.5mm is given in this example, setting the diameter of the I/O electrode 16 to 2.4mm, and using the bore of the ground electrode 18 as 3.4mm.

[0015] The 1st substrate 20 in which a dielectric block is carried is a double-sided wiring substrate, as shown in <u>drawing</u> 3. The I/O electrode and the conductor pattern 26 which counters are formed in the field (A) in which a dielectric block is carried, as for the perimeter, a gap is placed and the conductor pattern 28 for a ground is formed. The diameter of a conductor pattern 26 is set to the 2.4 samemm as an I/O electrode, and the bore of the conductor pattern 28 for a ground is set to 2.5mm.

[0016] a conductor pattern 26 -- the conductor of the wall surface of a through hole 25 -- a film connects with the conductor pattern 27 on the back. It pulls out to a conductor pattern 27 and the conductor pattern of business is connected. It is extended toward the end face of a substrate. In addition, the conductor pattern 29 for a ground is formed like the surface. The configuration and size of a conductor pattern are the same except for the portion in which the conductor pattern for drawers exists.

[0017] the portion which the 2nd substrate 30 counters with the conductor pattern 27 of the 1st substrate -- a conductor - a film is not formed but other portions are covered with the conductor pattern 38. In addition, a conductor pattern 37 is formed in the location which counters the drawer section of a conductor pattern 27, and it is made for the conductor pattern 27 to have connected in this example at the conductor pattern 37 at the time of loading. In addition, although not illustrated, the conductor pattern is formed also in the rear face of the 2nd substrate 30 on the whole surface, and it is used for a shield.

[0018] the portion by which a ground electrode is formed in the 1st substrate 20 and 2nd substrate 30 although not shown in drawing -- the through hole of many minor diameters -- forming -- the wall surface of this through hole -- a conductor -- a film -- forming -- the conductor on the rear face of a table -- it is good to make it flow through a film. [0019] Thus, the 1st substrate achieves the function of the wiring substrate of I/O, and achieves the function of a shield with the 1st substrate and 2nd substrate. As long as it is such a substrate that has a function, the substrate used for this invention may adopt other configurations and structure.

[0020] <u>Drawing 8</u> shows property drawing of the filter by the above-mentioned example, has the passband of a broadband with a 12GHz band, and, moreover, is presenting about 20dB return loss in the band. Although loss was too

large and did not bear practical use with the conventional structure, according to this invention, it is shown that a good filter shape is obtained.

[0021] Other examples of this invention which changed the structure of the 1st substrate shown in <u>drawing 3</u> are explained. (A) <u>drawing 5</u> indicates other structures of the 1st substrate to be is a plan, and (B) is a bottom plan view. Although not illustrated, like the example shown in <u>drawing 1</u>, a dielectric block will be carried in the 1st substrate 40, and the 1st substrate 40 will be further carried in the 2nd substrate. the conductor currently formed in those surfaces -- it pastes up by soldering a film -- having -- a predetermined conductor -- films have flowed.

[0022] The 1st substrate 40 in which a dielectric block is carried is a double-sided wiring substrate, as shown in <u>drawing 5</u>. The I/O electrode and the conductor pattern 46 which counters are formed in the field (A) in which a dielectric block is carried, as for the perimeter, a gap is placed and the conductor pattern 48 for a ground is formed.

[0023] a conductor pattern 46 -- the conductor of the wall surface of a through hole 45 -- a film connects with the conductor pattern 47 on the back. It pulls out to a conductor pattern 47, the conductor pattern 43 of business is connected, and it is extended toward the end face of a substrate. In addition, the conductor pattern 148 for a ground is formed like the surface.

[0024] The through hole 41 prepared into the conductor pattern 48 for a ground is arranged around a conductor pattern 47, and two or more through holes 45 are formed also like a conductor pattern 47. By this, electromagnetic-field distribution of the substrate 40 interior becomes close to an axial symmetry form like the interior of a coaxial transmission line. For this reason, the continuity of the electromagnetic-field distribution in I/O electrode 16 periphery of the dielectric block 10 connected to the upper surface of a substrate 40 becomes high, and excitation of the unnecessary mode of propagation is oppressed by that operation. Moreover, the parasitism inductance resulting from a through hole 45 decreases by connecting two or more through holes 45 to juxtaposition. Consequently, the frequency characteristic of the filter represented with the magnitude of attenuation in the insertion loss, the display flatness, the reflection loss, and the rejection band region in a pass band of a filter is improvable. It can prevent spoiling the damping property in the inhibition zone which can oppress unnecessary association between input/output terminals and the dielectric block originally has by the through hole 49 established in the conductor pattern 48 for a ground near the center of a substrate 40.

[0025] (A) <u>drawing 6</u> indicates other structures of the substrate of 1 to be is a plan, and (B) is a bottom plan view. Although not illustrated, like the example shown in <u>drawing 1</u>, a dielectric block will be carried in the 1st substrate 50, and the 1st substrate 50 will be further carried in the 2nd substrate. the conductor currently formed in those surfaces -- it pastes up by soldering a film -- having -- a predetermined conductor -- films have flowed.

[0026] The 1st substrate 50 in which a dielectric block is carried is a double-sided wiring substrate, as it $\frac{**6**(ed)}{}$. The I/O electrode and the conductor pattern 56 which counters are formed in the field (A) in which a dielectric block is carried, the perimeter placed the gap and the conductor pattern 58 for a ground has accomplished it.

[0027] a conductor pattern 56 -- the conductor of the wall surface of a through hole 55 -- a film connects with the conductor pattern 57 on the back. It pulls out to a conductor pattern 57, the conductor pattern 53 of business is connected, and it is extended toward the end face of a substrate. In addition, the conductor pattern 158 for a ground is formed like the surface.

[0028] The through hole 51 prepared into the conductor pattern 58 for a ground is arranged around a conductor pattern 57, and a through hole 55 is established in the center of a conductor pattern 57. It lets [whether it is comparable as a conductor pattern 57, and] the diameter of this through hole 55 be a thing small about 5%. By this, electromagnetic-field distribution of the substrate 50 interior becomes close to an axial symmetry form like the interior of a coaxial transmission line. For this reason, the continuity of the electromagnetic-field distribution in I/O electrode 16 periphery of the dielectric block 10 connected to the upper surface of a substrate 50 becomes high, and excitation of the unnecessary mode of propagation is oppressed by that operation. Moreover, by connecting the through hole 55 where a diameter is extremely large, it originates in a through hole 55 and parasitism inductance reduction is carried out. Consequently, the frequency characteristic of the filter represented with the magnitude of attenuation in the insertion loss, the display flatness, the reflection loss, and the rejection band region in a pass band of a filter is improvable. It can prevent spoiling the damping property in the inhibition zone which can oppress unnecessary association between input/output terminals and the dielectric block originally has by the through hole 59 established in the conductor pattern 58 for a ground near the center of a substrate 50.

[0029] The example which changed the connection of the conductor pattern for drawers is shown in $\frac{drawing 7}{2}$. (b) changes [a / of $\frac{drawing 7}{2}$ / (a)] a configuration in the shape of a step in the shape of a taper. As mentioned above, a dielectric block can connect by maintaining the symmetric property of electromagnetic-field distribution in the periphery of the I/O electrode of a dielectric block, without spoiling the filter shape which it originally has. As one of

the methods which realizes this operation, width of face of the conductor pattern for drawers is narrowed near a connection, and turbulence of symmetric property is suppressed to the minimum.

[0030] In drawing 7 (A), the conductor pattern 63 and conductor pattern 67 for drawers are connected with the taper-like pattern 62. By making width of face of a connection with a conductor pattern 67 into the minimum, there is an effect which maintains the symmetric property of electromagnetic-field distribution produced around a conductor pattern 67. In drawing 7 (B), the conductor pattern 73 and conductor pattern 77 for drawers are connected with the step-like pattern 72. By making width of face of a connection with a conductor pattern 77 into the minimum, there is an effect which maintains the symmetric property of electromagnetic-field distribution produced around a conductor pattern 77. In addition, in these examples, the through hole formed in a conductor pattern or a ground pattern is omitted. [0031]

[Effect of the Invention] Since according to this invention association of I/O is obtained certainly and the effect of a shield can moreover also be certainly acquired by using two wiring substrates, a filter shape can be raised sharply. Moreover, since it is realizable only by adding a thin substrate, small and a thin advantage are not spoiled.


[Translation done.]


* NOTICES *


Japan Patent Office is not r sponsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


DRAWINGS














[Drawing 6]

BEST AVAILABLE COPY







[Translation done.]

BEST AVAILABLE COPY